


Summary

$$t_p = t_{p0} \left[\underbrace{\frac{R_t C_t}{R_{INV} C_{INV}}}_{\text{LOGICAL EFFORT } g} \underbrace{\left(\frac{C_{OUT}}{C_t} \right)}_{\text{ELECTRICAL EFFORT } h} + \underbrace{\frac{R_t C_{pt}}{R_{INV} C_{INV}}}_{\text{PARASITIC EFFORT } p} \right]$$

$$t_p = t_{p0}(gh + p)$$

Equazione fondamentale per il metodo del *logical effort* che mostra linearità del ritardo con C_{OUT}

- t_{p0} è il ritardo di un inverter caricato dalla sua capacità di ingresso (senza parassiti né capacità esterne)
- g e p : fissata topologia e vincoli su dimensionamenti relativi di nMOS e pMOS che garantiscono $t_f = t_r$ (di caso peggiore) → dipendono dalla tecnologia (β'_n , V_T , V_{DD} , da come definisco l'esaurimento di un transistorio) e non dai dimensionamenti assoluti
- L'*electric effort* (h) dipende dal dimensionamento attraverso C_t



Summary

In presenza di una versione scalata del gate in cui **tutti** i dimensionamenti dei MOSFET vengono moltiplicati per K_{sc} e si avrà:

- $C_{in} = K_{sc} C_t$
- $R_i = R_t / K_{sc}$
- $C_{pi} = K_{sc} C_{pt}$

$$t_{p,K_{sc}} = t_{p0}(gh' + p)$$

$$\text{con } h' = h / K_{sc}$$

Da questo risultato si deduce che, fissata una topologia di gate CMOS e definiti i vincoli che garantiscono $t_r = t_f$ di caso peggiore:

- ❑ g e p non dipendono dai dimensionamenti assoluti $\rightarrow$ cioè se tutti i dimensionamenti sono moltiplicati per K_{sc} , g e p non cambiano rispetto al caso con $K_{sc}=1$
- ❑ L'*electrical effort* h è inversamente proporzionale a K_{sc}

Calcolo del *logical effort* g

Dunque si può dire che:

$$g = \frac{C_t}{C_{INV}} \quad \text{se} \quad R_t = R_{INV}$$

cioè g è il rapporto C_t su C_{INV} se dimensiono il gate affinché abbia la stessa resistenza equivalente dell'inverter di riferimento → cioè se eroga la stessa corrente di uscita dell'inverter di riferimento

oppure:

$$g = \frac{R_t}{R_{INV}} \quad \text{se} \quad C_t = C_{INV}$$

cioè g è il rapporto R_t su R_{INV} se dimensiono il gate affinché abbia la stessa capacità di ingresso dell'inverter di riferimento


(è possibile calcolare g in entrambi i modi)

ESEMPIO: Gate NAND con fan-in=«n»

metodo 1) Usiamo definizione di g che richiede di uguagliare le correnti di uscita del gate NAND con quelle dell'invertitore di riferimento con dimensionamento S_{INV}

DIMOSTRAZIONE

$$g_{NAND} = \frac{C_{t,NAND}}{C_{INV}} = \frac{n + \varepsilon}{1 + \varepsilon}$$



$$g_{NAND} = \frac{C_{t,NAND}}{C_{INV}} = \frac{n + \varepsilon}{1 + \varepsilon}$$

Si nota che g-NAND:

- ❑ Non dipende da dimensionamenti assoluti → perciò neanche dal dimensionamento dell'inverter di riferimento
- ❑ Dipende dalla tecnologia attraverso $\varepsilon = \beta'_n / \beta'_p$
- ❑ Dal fan-in attraverso «n»

ESEMPIO: Gate NAND con fan-in=«n»

metodo 2) Usiamo definizione di g che richiede di uguagliare la capacità di ingresso del gate con quella dell'inverter di riferimento

$$g_{NAND} = \frac{R_t}{R_{INV}} = \frac{n + \varepsilon}{1 + \varepsilon}$$

DIMOSTRAZIONE

ESEMPIO: Gate NOR con fan-in=«n»

$$g_{NOR} = \frac{C_t}{C_{INV}} = \frac{1 + n\varepsilon}{1 + \varepsilon}$$


DIMOSTRAZIONE

ESEMPIO: Gate XOR a 2 ingressi

$$g_{XOR} = 2$$

DIMOSTRAZIONE

La capacità parassita sul nodo di uscita cresce con il numero di ingressi $\rightarrow$ *parasitic effort*



Parasitic Effort p

E' il contributo al ritardo di un gate dovuto a capacità parassita sul nodo di uscita prodotta dai transistori **dello stesso gate**

Abbiamo già visto che p non dipende dai dimensionamenti assoluti dunque:

- tutti i gate con medesima topologia e stessi vincoli sui dimensionamenti di nMOS e pMOS hanno stesso valore di p

Calcolo di p :

$$p = \frac{C_{pt}}{C_{INV}} \quad \text{se} \quad R_t = R_{INV}$$

$$p = \frac{R_t}{R_{INV}} \quad \text{se} \quad C_{pt} = C_{INV}$$


In entrambi i casi dobbiamo tenere conto della capacità parassita sul **nodo di uscita**

Quali sono le capacità che contribuiscono a p?


- ☐ Capacità parassite C_{GDp}
- ☐ Capacità di giunzione C_{DB}
- ☐ Capacità di canale C_{GDC} e C_{GB}

Trascureremo l'ultimo contributo (capacità di canale) ai fini di:

- ☐ Ottenere espressioni analitiche compatte
- ☐ La capacità di canale dipende dal regime di funzionamento ed è complicato, nel caso di molti gate, tenere in conto il loro contributo sul nodo di uscita.



DERIVAZIONE DI p



Dunque se $R_t = R_{INV}$

$$p = \frac{\sum_{i=1}^{n_p} S_i C_{p1}}{S_{INV}(1 + \varepsilon)C_{M1}}$$

Analizziamo il caso più semplice: il calcolo di p dell'invertitore $\rightarrow$ infatti per definizione in quel caso si ha che

$$R_t = R_{INV}$$


$$p_{INV} = \frac{S_{INV}(1 + \varepsilon)C_{p1}}{S_{INV}(1 + \varepsilon)C_{M1}} = \frac{C_{p1}}{C_{M1}} = \frac{L_{MIN}(2C_{GS0} + L_S C_{j0} K_{eq})}{L_{MIN}^2 C_{ox} + 2L_{MIN} C_{GS0}}$$

Generalizzando al caso di gate CMOS diversi dall'invertitore

$$p_{GATE} = \frac{\sum_{i=1}^{n_p} S_i C_{p1}}{S_{INV}(1 + \varepsilon) C_{M1}}$$
$$= \frac{\sum_{i=1}^{n_p} S_i}{S_{INV}(1 + \varepsilon)} p_{INV}$$



□ Ricordiamo che questo modello approssimato trascura le capacità intrinseche di canale

Calcolo del *parasitic effort* in NAND_n



p_{NAND} e p_{NOR} aumentano linearmente con il fan-in

- ❑ attraverso simulazioni si vede che l'aumento è più che lineare con il fan-in
 - ❑ Infatti un ruolo importante è dato anche dalle capacità parassite sui nodi interni delle reti di pull-up e pull-down
 - ❑ In questi calcoli analitici si trascura anche il fatto che la conduzione nei transistori dipende dall'effetto body (per cui la tensione di soglia cambia quando $V_S \neq V_B$)
- ❑ in aggiunta al punto precedente, per il calcolo del *parasitic effort* si dovrebbe anche tenere in considerazione l'ordine di commutazione dei MOSFET che costituiscono il gate:




Ottenere formule analitiche compatte per il *parasitic effort* p è complicato. C'è però da dire che la procedura di minimizzazione del ritardo in presenza di una serie di gate **non coinvolgerà il *parasitic effort* dei gate**

Ricapitolando:

- ☐ Il dimensionamento relativo degli nMOS e pMOS (α) viene fissato dalla condizione di tempi di salita e discesa uguali di caso peggiore
- ☐ La topologia del gate (tipo di gate logico, fan-in, ...) e il dimensionamento relativo α determinano il valore di
 - ☐ *logical effort* g
 - ☐ *parasitic effort* p
- ☐ L'ottimizzazione dei ritardi che seguirà è legata alle transizioni di caso peggiore da cui derivano le espressioni per i dimensionamenti relativi, le espressioni di g , h e p .
 - ☐ Se c'è un percorso di segnale nel quale il gate ha una transizione che non è quella di caso peggiore, non possiamo usare i parametri del *logical effort* calcolati nell'ipotesi di transizioni di salita e discesa di caso peggiore

Ritardo di due gate in cascata



- ❑ obiettivo: minimizzare il ritardo
- ❑ Assumiamo note le topologie dei gate
→ g_1 e g_2 note
- ❑ Assumiamo che il primo stadio sia a dimensionamento fissato
→ C_{IN1} (e S_{n1}) è fissata
→ h_1 non è fissato e varia con C_{IN2}

$$\begin{aligned}
 t_p &= t_{p0}(g_1 h_1 + p_1) + t_{p0}(g_2 h_2 + p_2) \\
 &= t_{p0}(g_1 h_1 + g_2 h_2 + \underbrace{p_1 + p_2}_{P: \text{path parasitic effort}})
 \end{aligned}$$

$$h_1 = \frac{C_{OUT}}{C_t} = \frac{C_{IN2}}{C_{IN1}} \qquad h_2 = \frac{C_{OUT}}{C_{IN2}}$$

$$h_1 = \frac{C_{OUT}}{C_t} = \frac{C_{IN2}}{C_{IN1}}$$

$$h_2 = \frac{C_{OUT}}{C_{IN2}}$$

□ Definiamo una nuova quantità: *Path electrical effort: H*

$$H \triangleq h_1 h_2 = \frac{C_{IN2}}{C_{IN1}} \cdot \frac{C_{OUT}}{C_{IN2}} = \frac{C_{OUT}}{C_{IN1}}$$

▪ Due ipotesi:

- dimensioniamo il gate 2 di modo che sia grande (cioè S_2 grande)
- dimensioniamo il gate 2 di modo che sia piccolo (cioè S_2 piccolo)

$$t_p = t_{p0} \left(g_1 h_1 + g_2 \frac{H}{h_1} + P \right)$$

Minimizzare t_p vuol dire calcolare $\frac{\partial t_p}{\partial h_1} = 0$

Perché minimizzare solamente rispetto a h_1 ?

- Sappiamo che H è un dato noto del problema
- g_1 e g_2 dipendono dalla topologia dei gate ma non dal dimensionamento
- P dipende da p_1 e p_2 ma questi dipendono SOLO dalla topologia e vincolo sui dimensionamenti relativi α
- $\rightarrow$ l'unico parametro libero è h_1

$$\frac{\partial t_p}{\partial h_1} = t_{p0} \left(g_1 - g_2 \frac{H}{h_1^2} \right) = 0 \quad \xrightarrow{\text{yields}} \quad g_1 h_1 = g_2 h_2$$

Introduciamo una nuova entità: f : *Stage Effort*

$$f \triangleq gh$$

- ❑ Ritardo minimo quando *stage effort* f sono uguali

→ Non vuol dire che i ritardi dei due gate siano gli stessi!

- ❑ Introduciamo altre nuove entità:

Path Logical Effort : G

$$G \triangleq g_1 g_2$$

Path Effort : F

$$F \triangleq (g_1 h_1)(g_2 h_2) = GH = g_1 g_2 \frac{C_{OUT}}{C_{IN1}}$$

- ❑ Riscriviamo la condizione di ottimo

$$\frac{\partial t_p}{\partial h_1} = t_{p0} \left(g_1 - g_2 \frac{H}{h_1^2} \right) = 0 \quad \xrightarrow{\text{yields}} \quad g_1 h_1 = g_2 h_2$$

Stage Effort Ottimo: $\hat{f}$

$$\hat{f} = g_1 h_1 = g_2 h_2 = \sqrt{F} = \sqrt{g_1 g_2 \frac{C_{OUT}}{C_{IN1}}}$$



Determinazione dei dimensionamenti

□ In questo modo troviamo che il tempo ottimo di propagazione del segnale attraverso i due gate:

$$\begin{aligned} t_{ott} &= t_{p0}(g_1 h_1 + g_2 h_2 + P) \\ &\quad \downarrow \\ &= t_{p0} \left(2 \sqrt{g_1 g_2 \frac{C_{OUT}}{C_{IN1}}} + P \right) \end{aligned}$$


Ricordiamo che i dati noti erano:

- *logical effort* g di tutti i gate logici
- C_{OUT}
- Dimensionamenti del primo stadio (C_{IN1})

Notiamo che $t_{ott} \downarrow$ se $C_{IN1} \uparrow$: potrei pensare di fare in modo che C_{IN1} sia molto grande!


Notiamo che $t_{ott} \downarrow$ se $C_{IN1} \uparrow$: potrei pensare di fare in modo che C_{IN1} sia molto grande!

→ attenzione però che chi pilota il gate 1 si troverebbe un carico «difficile» da pilotare




L'ottimizzazione ha senso solo assieme ad un vincolo sulle capacità che il circuito mostra ai gate che stanno a monte → cioè ci deve essere un vincolo su C_{IN}

Caso semplice di: serie di due invertitori



Circuiti con diramazioni

Estendiamo precedente studio finalizzato a minimizzare i ritardi al caso in cui fan-out è maggiore di 1



Parte della corrente del gate i carica C_{i+1} e un'altra parte carica la capacità di *off-path*

$$h_i = \frac{C_{i+1} + C_{off-path}}{C_i}$$

$$= \underbrace{\frac{C_{i+1}}{C_i}}_{r_i} \underbrace{\frac{C_{i+1} + C_{off-path}}{C_{i+1}}}_{b_i: \text{branching effort}}$$

In relazione al percorso di segnale complessivo definiamo il *Path Branching Effort* B

$$B = \prod_{i=1}^N b_i$$

Il *path electric effort* H diventa:

$$H = \prod_{i=1}^N r_i = \frac{C_2}{C_1} \times \frac{C_3}{C_2} \times \dots \times \frac{C_{OUT}}{C_n} = \frac{C_{OUT}}{C_1}$$

Dunque lo *stage effort* f del generico gate diventa

$$f = g_i h_i = g_i r_i b_i$$

E quindi il *path effort* F nel caso di diramazioni diventa

$$F = \prod_{i=1}^N g_i h_i = \prod_{i=1}^N g_i r_i b_i = GB \prod_{i=1}^N r_i = GBH = GB \frac{C_{OUT}}{C_{IN}}$$

Equazione per il *path effort* F alla base dell'ottimizzazione
del ritardo

Summary

g : Logical Effort $g = \frac{R_t C_t}{R_{INV} C_{INV}}$

h : Electrical Effort $h = \frac{C_{OUT}}{C_t}$

p : Parasitic Effort $p = \frac{R_t C_{pt}}{R_{INV} C_{INV}}$

b : Branching Effort $b_i = \frac{C_{i+1} + C_{off-path}}{C_{i+1}}$

B : Path Branching Effort $B = \prod_i b_i$

P : Path Parasitic Effort $P = \sum_i p_i$

G : Path Logical Effort $G = \prod_i g_i$

H : Path Electrical Effort $H = \prod_i r_i = \frac{C_{OUT}}{C_{IN}}$

F : Path Effort $F = \prod_{i=1}^N g_i h_i = GB \frac{C_{OUT}}{C_{IN}}$

$\hat{f}$: Stage Effort ottimo $\hat{f} = \sqrt{F}$


In un problema di ottimizzazione:

- ❑ C_{OUT} e C_{IN} sono dati noti
- ❑ La conoscenza della tipologia di gate logico implica la conoscenza di g_i
- ❑ La topologia del circuito consente di determinare b_i



L'ottimizzazione consiste nell'opportuno dimensionamento degli stadi al fine di **partizionare il ritardo in modo da minimizzarlo**

Due
casi



Ottimizzo il ritardo a numero di stadi fissato

Il numero di stadi è un parametro
dell'ottimizzazione

Ottimizzazione a numero di stadi fissato

- ❑ Topologia nota
- ❑ Numero di stadi
- ❑ g_i e b_i noti, e anche $H = C_{OUT}/C_{IN}$

Obiettivo: dimensionare gli stadi per minimizzare il ritardo complessivo

$$t_{ad} = \sum_{i=1}^N (g_i h_i + p_i)$$

$$t_{ad} = \sum_{i=1}^N (g_i b_i r_i + p_i) = \sum_{i=1}^N (g_i b_i r_i) + P$$

Ricordiamo che $H = \frac{C_{OUT}}{C_{IN}} = \prod_{i=1}^N r_i$

$$H = \prod_{i=1}^N r_i \longrightarrow r_N = \frac{H}{\prod_{i=1}^{N-1} r_i}$$

$$t_{ad} = \sum_{i=1}^N (g_i h_i + p_i) = \sum_{i=1}^N (g_i b_i r_i) + P = \sum_{i=1}^{N-1} g_i r_i b_i + g_N \frac{H}{\prod_{i=1}^{N-1} r_i} + P$$

Minimizziamo il ritardo $t_{ad} = \sum_{i=1}^{N-1} g_i r_i b_i + g_N \frac{H}{\prod_{i=1}^{N-1} r_i} + P$

$$\begin{aligned} \left. \frac{\partial t_{ad}}{\partial r_j} \right|_{j \neq N} = 0 &\longrightarrow \left. \frac{\partial t_{ad}}{\partial r_j} \right|_{j \neq N} = g_j b_j - \frac{g_N H}{(\prod_{i=1}^{N-1} r_i) r_j} + 0 = 0 \\ &= g_j b_j - \frac{g_N r_N}{r_j} + 0 = 0 \\ &= g_j b_j r_j = g_N r_N \quad \forall j \neq N \end{aligned}$$

CONDIZIONE DI OTTIMO: Lo *stage effort* di **tutti** gli stadi deve essere:

$$\hat{f} = g_i b_i r_i = \sqrt[N]{F} = g_N r_N \quad \forall j \neq N$$

Il tempo di ritardo ottimo diventa: $t_{ad} = \sum_{i=1}^N g_i h_i r_i + P \longrightarrow t_{ad} = N \sqrt[N]{F} + P$

Come utilizzare il metodo di ottimizzazione

- ❑ Sono noti b e g di ogni stadio, C_{OUT} e C_{IN} $\rightarrow$ e dunque F e $\hat{f}$
- ❑ Partiamo dall'ultimo stadio visto che $C_{OUT} = C_{i+1}$
- ❑ Se conosciamo: $b_i, g_i, C_{i+1}, \hat{f}$ possiamo calcolare la capacità di ingresso dello stadio i -esimo dato che


$$\hat{f} = g_i b_i r_i = g_i b_i \frac{C_{i+1}}{C_i}$$

- ❑ In particolare per l'ultimo stadio: $b_N = 1$, e quindi $C_N = g_N C_{OUT} / \hat{f} \longrightarrow C_i = \frac{g_i b_i C_{i+1}}{\hat{f}}$


- ❑ Nota C_i ho la C_{OUT} dello stadio $i - 1 \rightarrow$ Proseguo a ritroso! $\longrightarrow C_{i-1} = \frac{g_{i-1} b_{i-1} C_i}{\hat{f}}$

- ❑ Ci fermiamo dimensionando il secondo stadio visto che il primo stadio ha dimensionamento fissato (C_{IN} è nota, è una specifica di progetto)

- ❑ Come double-check si può verificare che $C_1 = C_{IN}$ (se C_1 calcolata corrisponde a quella data dal problema)



Esempio di dimensionamenti



Alcune note


- Nella derivazione del modello si è assunto che $\frac{\partial b_i}{\partial r_i} = 0$ cioè che b_i non dipende dai dimensionamenti

$$\left. \frac{\partial t_{ad}}{\partial r_j} \right|_{j \neq N} = 0 \quad \text{con} \quad t_{ad} = \sum_{i=1}^{N-1} g_i r_i b_i + g_N \frac{H}{\prod_{i=1}^{N-1} r_i} + P$$

ricordiamo che $b_i = \frac{C_{i+1} + C_{off-path}}{C_{i+1}}$

- $C_{i+1} = C_{on-path}$ è proporzionale al dimensionamento $i + 1$
- Affinchè b_i non dipenda dal dimensionamento, **anche $C_{off-path}$ deve essere proporzionale al dimensionamento dello stadio $i+1$**
- Se però $C_{off-path}$ è data:
 - capacità di un'interconnessione
 - capacità di ingresso di un gate a dimensionato fissato

} b_i dipenderà dal dimensionamento e l'equazione di ottimo sarà diversa da quella calcolata



Ottimizzazione a numero variabile di stadi

Se modifichiamo il numero di stadi è possibile ottenere un ritardo inferiore?

- ❑ Vogliamo determinare il numero di invertitori da aggiungere per minimizzare il ritardo

$$g_i = 1$$

$$F = GB \frac{C_{OUT}}{C_{IN}}$$

- ❑ n_1 = numero di stadi iniziali
- ❑ n_2 = numero di invertitori da aggiungere
- ❑ $N = n_1 + n_2$
- ❑ Sappiamo già che dati N stadi, il ritardo minimo si ha quando $\hat{f} = \sqrt[N]{F}$ (di ogni stadio) e dunque

$$\hat{t}_{ad} = N \sqrt[N]{F} + \sum_{i=1}^{n_1} p_i + (N - n_1) p_{INV}$$

Calcoliamo $\frac{\partial \hat{t}_{ad}}{\partial N}$ assumendo $N \in \mathbb{R}$


$$\frac{\partial \hat{t}_{ad}}{\partial N} = F^{\frac{1}{N}} + N F^{\frac{1}{N}} \ln F \cdot \frac{(-1)}{N^2} + p_{INV}$$

$$\frac{\partial \hat{t}_{ad}}{\partial N} = F^{\frac{1}{N}} - \frac{F^{\frac{1}{N}} \ln F}{N} + p_{INV}$$

$$\frac{\partial \hat{t}_{ad}}{\partial N} = F^{\frac{1}{N}} - F^{\frac{1}{N}} \ln(F^{\frac{1}{N}}) + p_{INV}$$

Definiamo $\rho = F^{\frac{1}{N}}$


$$\rho(1 - \ln \rho) + p_{INV} = 0$$




soluzione analitica
approssimata

$$\rho \cong 0,71 p_{INV} + 2,82$$

ora la condizione di ottimo
dipende da F e da p_{INV}



$$\rho(1 - \ln \rho) + p_{INV} = 0$$



$$\rho \cong 0,71p_{INV} + 2,82$$

- ❑ ρ ci dice qual è lo *stage effort* ottimo da usare nei circuiti della nostra tecnologia per avere il ritardo ottimo (che è caratteristico della tecnologia (attraverso p_{INV}) **e non dipende dal circuito in esame**)
- ❑ mentre $\hat{f}$ è lo *stage effort* ottimo di un dato circuito dove sono noti *path effort* e numero di stadi con numero di stadi fissato


- ❑ dato un circuito con *path effort* F trovo il numero di stadi N necessario affinché lo *stage effort* di tutti gli stadi sia pari a ρ

- ❑ Noti ρ e *path effort* F $\xrightarrow{\text{calcoliamo}}$ $\hat{N} = \ln F / \ln \rho$

- ❑ Il ritardo sarà dunque dato da

$$\hat{t}_{ad} = \hat{N}^{\hat{N}} \sqrt{F} + (\hat{N} - n_1)p_{INV} + \sum_{i=1}^{n_1} p_i$$

ESEMPIO: buffer di invertitori



Alcune note

- ❑ Supponiamo che inizialmente il circuito abbia un numero di stadi n_1 e di ottenere un numero ottimo di stadi $\hat{N} > n_1$
- ❑ Dovremo aggiungere $\hat{N} - n_1 = n_2$ stadi (ma se $\hat{N} \in \mathbb{R}$ lo sarà anche n_2)
- ❑ n_2 dovrà essere un numero intero! Dobbiamo capire come scegliere n_2


Soluzione 1

- ❑ Se usiamo $\hat{N}$ calcolato mediante $\hat{N} = \ln F / \ln \rho$, sappiamo che lo stage ottimo è ρ ma se approssimiamo $\hat{N}$ con un numero intero, dobbiamo ricalcolare lo stage *effort ottimo* $\rho = \sqrt[N]{F}$ sul numero di stadi che abbiamo deciso di utilizzare
 - ❑ Possiamo dimensionare tutti gli stadi in modo tale che abbiano lo stesso *stage effort* pari a quello ricalcolato a valle della scelta di N intero


Soluzione 2

- ❑ Usiamo lo *stage effort* calcolato mediante $\rho \cong 0,71p_{INV} + 2,82$. In questo modo però non possiamo imporre lo stesso *stage effort* $\hat{f} = \rho$ in tutti gli stadi. Infatti il primo stadio avrà uno *stage effort* diverso

ESEMPIO di ottimizzazione di ritardi



ESEMPIO di ottimizzazione di ritardi



Sensibilità a numero stadi

- ❑ Cosa accade al ritardo quando ci si discosta dalla condizione di ottimo per il numero di stadi o per i dimensionamenti?
- ❑ Definiamo $\hat{N}$ il numero ottimo di stadi (con $\hat{N} \in R$) e supponiamo che il numero di stadi usato sia $N = s\hat{N}$
- ❑ Semplifichiamo i calcoli assumendo stadi con stesso *parasitic effort*

❑ Ritardo ottimo


$$t_{ad}(\hat{N}) = \hat{N} \left(\sqrt[\hat{N}]{F} + p \right) = \hat{N}(\rho + p)$$

❑ Ritardo non-ottimo


$$t_{ad}(N) = N \left(\sqrt[N]{F} + p \right)$$

$$r = \frac{t_{ad}(N)}{t_{ad}(\hat{N})} = \frac{s\hat{N}(\rho^{\frac{1}{s}} + p)}{\hat{N}(\rho + p)} = s \frac{\rho^{\frac{1}{s}} + p}{\rho + p}$$

- ❑ Nota la tecnologia (ρ e p) grafichiamo r vs s
- ❑ Il ritardo sale molto di più quando vengono usati meno stadi rispetto al numero ottimo $\hat{N}$



è sempre meglio approssimare per eccesso



Sensibilità ai dimensionamenti

- ❑ Supponiamo che $\hat{N}$ sia intero
- ❑ Supponiamo anche che in uno degli stadi sia presente un dimensionamento diverso da quello ottimo (limiti tecnologici, ...)

Il *path effort* sarà
$$f_i = \frac{F\hat{N}}{s} = \frac{\rho}{s}$$

- ❑ Lo stadio che precede avrà *stage effort* diverso da quello ottimo

$$f_{i-1} = s\rho$$

Sensibilità ai dimensionamenti

❑ Gli $N - 2$ stadi conservano lo *stage effort* ottimo $F^{1/\hat{N}}$

❑ Assumendo tutti uguali i *parasitic effort*


$$\widehat{t_{ad}} = t_{ad(s=1)} = \hat{N} \left(\sqrt[\hat{N}]{F} + p \right)$$

mentre

$$t_{ad(s)} = (\hat{N} - 2) \sqrt[\hat{N}]{F} + \hat{N}p + s \sqrt[\hat{N}]{F} + \frac{\sqrt[\hat{N}]{F}}{s}$$

$$r = \frac{t_{ad}(N)}{t_{ad}(\hat{N})} = \frac{\hat{N}\rho + \hat{N}p - 2\rho + \rho s + \frac{\rho}{s}}{\hat{N}\rho + \hat{N}p}$$

$$= 1 + \frac{\rho s + \frac{\rho}{s} - 2\rho}{\hat{N}(\rho + p)}$$



è sempre meglio approssimare per eccesso